Aktiivinen HDL

Active-HDL on Aldecin kehittämä ohjelmoitavien logiikkapiirien  kehitys-, simulointi- ja suunnittelun tarkistusympäristö . Ohjelman ensimmäinen versio julkaistiin vuonna 1997 [1] .

Ohjelman avulla voit syöttää laitteita käyttämällä laitteiston kuvauskieliä sekä käyttämällä lohkokaavioita. Aluksi ohjelma tuki vain VHDL-kieltä , mutta ajan myötä Verilog- ja SystemC -kielien tuki lisättiin . Ohjelman avulla voit suunnitella graafisesti äärellisiä automaatteja [3] sekä muuntaa HDL-kuvauksen graafisiksi lohkokaavioiksi ja päinvastoin.

Ohjelma on varustettu tehokkaalla mallinnusmoottorilla. Tukee yhteistyötä ohjelmien MatLab ja Simulink kanssa [4] .

Muistiinpanot

1. ↑ Aldec Companyn aikajana
2. ↑ FPGA World Aldec julkaisee Active-HDL 6.3:n integroidulla SystemC:llä Arkistoitu 18. elokuuta 2010 Wayback Machinessa
3. ↑ Aldec.com State Machine Editorin yleiskatsaus Arkistoitu 14. kesäkuuta 2010 Wayback Machinessa Arkistoitu 14. kesäkuuta 2010.
4. ↑ EMA Design Solutions Aldec Active HDL Arkistoitu 6. tammikuuta 2011 Wayback Machinessa Arkistoitu 6. tammikuuta 2011.

Linkit

Aldec Active HDL 8.2 -käyttöopas  (downlink)