MCST-R

Kokeneet kirjoittajat eivät ole vielä tarkistaneet sivun nykyistä versiota, ja se voi poiketa merkittävästi 7. lokakuuta 2016 tarkistetusta versiosta . tarkastukset vaativat 3 muokkausta .

MCST-R-perhe  on venäläinen yleisten mikroprosessorien kehitystyö. Mikroprosessorit käyttävät SPARC-arkkitehtuurin ( Scalable Processor ARCitecture ) versiota V8.

Perustiedot

Lyhenne syntyi yhdistelmästä Moscow Center S Park of Technologiesista ja yrityksen nimestä R oss Technology, kehittää myös SPARC -arkkitehtuuriprosessoreja , erityisesti hyperSPARC (Colorado 4) Ross RT620D.

Perheen prosessorit

MCST CJSC:n valmistamien prosessorien tekniset ominaisuudet [1]
SPARC-arkkitehtuuri R150 R500 R500S R1000 R2000
Julkaisuvuosi 2001 2004 2007 2011 2018 (suunnitelma)
Prosessitekniikka, nm 350 130 130 90 28
Arkkitehtuuri SPARC v8 SPARC v8 SPARC v8 SPARC v9, VIS1, VIS2 SPARC v9
Ydinten lukumäärä yksi yksi 2 neljä kahdeksan
Kellotaajuus, MHz 150 500 500 1000 2000
Suorituskyky (32 bittiä), Gflops 0,15 0.5 yksi 16 64
Suorituskyky (64 bittiä), Gflops 0,15 0.5 yksi kahdeksan 32
Virrankulutus, W 5 yksi 5 viisitoista n.a.
Komennot 1 mittaa varten yksi yksi yksi 2 n.a.
Tason 2 välimuisti, Mt 0 * 0 ** 0.5 2 n.a.
Muistiväylän kaistanleveys, GB/s 0.4 0.8 2.6 6.4 n.a.
Kiteen pinta-ala, mm² 100 25 81 128 n.a.
Transistorien lukumäärä, milj 2.8 5 51 180 n.a.
Metallikerrosten lukumäärä neljä kahdeksan kahdeksan kymmenen n.a.
Kuoren tyyppi BGA 480 BGA 376 HFCBGA 900 HFCBGA 1156 n.a.
Jaetun muistijärjestelmän ytimien enimmäismäärä yksi neljä 2 16 n.a.
ccLVDS prosessorien väliset vaihtokanavat - - - 3 n.a.
ccLVDS-kanavan kaistanleveys, GB/s - - - neljä n.a.
ioLVDS-kanavan kaistanleveys, GB/s - - 1.3 2 n.a.
Koneintegraatio RDMA-kanavien kautta - - 4 asti 4 asti n.a.
eteläinen silta - - sisäänrakennettu KPI n.a.

* on mahdollista liittää ulkoinen välimuisti enintään 1 MB
** on mahdollista liittää ulkoinen välimuisti enintään 4 MB

MCST-R100

MCST R-100 -mikroprosessori  on venäläisen yrityksen MCST kehittämä SPARC-arkkitehtuuriin perustuva MCST-R-prosessorisarja , jonka Sun Microsystems kehitti alun perin vuonna 1985 . Täysin SPARC v8 -arkkitehtuurin kanssa yhteensopiva ohjelmisto.

Se on yhden ytimen järjestelmä sirulla , jossa on sisäänrakennettu ensimmäisen tason välimuisti. SPARC-arkkitehtuuri tarjoaa MBus-väylän ,  nopean väylän, joka tarjoaa prosessorien välimuistin koherenssia moniprosessorirakenteissa, jotta prosessorit kommunikoivat keskenään muistimoduulien ja I/O-laitteiden kanssa . Mikropiiri kehitettiin 0,5 mikronin teknisten standardien mukaisesti käyttämällä standardielementtien kirjastoja.

R-100-mikroprosessori on suunniteltu luomaan tietokoneita kiinteisiin ja sulautettuihin ratkaisuihin, ja se voidaan sijoittaa myös mezzanine - mikroprosessorimoduuleihin. Käytetään pääasiassa Venäjän federaation puolustusministeriön määräyksestä. Ensimmäinen pilottierä MCST-R100 mikroprosessoreita valmistettiin Ranskassa ATMEL ES2 -tehtaalla 0,5 mikronin teknologialla ja testattiin SPARCstation 10- ja SPARCstation 20 -työasemilla vuonna 2000. Prosessori suoritti sovelluksia, joissa oli Solaris OS . Asiakas päätti kuitenkin olla lanseeraamatta sitä sarjassa, vaan suunnitella sen uudelleen 0,35 mikronin tekniikkaan, jonka aikana MCST-R150 kehitettiin . Kokeellinen erä MCST-R100 läpäisi valtion hyväksynnän vuonna 2001. MCST-R100-mikroprosessorien tuotantoa ei kuitenkaan suoritettu. [2]

Muistiinpanot

  1. Vladimir Ivanov . Maailman ensimmäinen arvio venäläisestä 4-ytimisprosessorista Elbrus-4C , ZOOM.CNews (05/07/2014). Arkistoitu alkuperäisestä 14. toukokuuta 2014. Haettu 13.5.2014.
  2. MCST-R-sarjan yleiskäyttöiset kotimaiset mikroprosessorit :: Tietokone ja tietotekniikka :: NTB Electronics - tieteellinen ja tekninen lehti . Haettu 21. kesäkuuta 2009. Arkistoitu alkuperäisestä 7. joulukuuta 2010.

Lähteet