Mikropiirien elementtien karakterisoinnin tehtävänä on saada kirjastoelementin tai -lohkon toiminnallisten parametrien riippuvuudet signaalien etuosien kestosta sisääntulossa ja kuormituskapasitanssien suuruudesta näiden arvojen annetuille sarjoille. Kaupallisissa karakterisointijärjestelmissä (SiliconSmart [1] , Virtuoso Liberate Characterization Solution [2] , Virtuoso Variety Statistical Characterization Solution [3] , Virtuoso Liberate MX Memory Characterization Solution [4] , Kronos Characterizer Plus [5] ) tällaiset riippuvuudet rakentuvat Hspicen moninkertaisen sähkösimuloinnin perusta [6], Spectre [7] ja vastaavat ohjelmat piirisimulaatioon. SF-lohkojen karakterisoinnissa käytetään pääsääntöisesti nopeita piirisimulaatioohjelmia (NanoSim [8] , Ultrasim [9] jne.) suuren datamäärän käsittelyyn.
Jatkossa kirjastoelementtien ja SF-lohkojen karakterisoinnin tuloksia voidaan käyttää ajoitusanalyysin , tehonkulutusanalyysin ja kohinaanalyysin ohjelmissa.
Synopsys tukee useita viivemalleja: CMOS Universal Delay Model, Piecewise Linear Delay Model, Non-linear Delay Model (NLDM) ja Composite Current Source (CCS) -malli. Tähän mennessä kaksi ensimmäistä mallia ovat käytännössä jääneet pois käytöstä, koska ne eivät ole tehneet suorituskykyä. NLDM-malli on yleisin ASIC-suunnitteluprosessissa käytetty viivemalli.
NLDM-malli luodaan piirimallinnuksen yhteydessä karakterisoitaessa elementtejä, joilla on erilaiset lähdön kytkentäajat ja lähtökuormakapasitanssit [1] . Tulokset muodostavat taulukon, jossa on viive ja aika lähdön kytkemiseen riippuen tuloreunasta ja kunkin kytkimen kuormakapasitanssista:
missä D out on lähtösignaali, S out on signaalin lähtörintaman kesto, S inp on tulosignaalin etuosan kesto, C out on kuormituskapasitanssi.
Tulevaisuudessa tällaisen taulukon avulla voidaan laskea kriittistä polkua monimutkaisessa piirissä ilman, että koko elementtiä mallinnetaan kokonaan elementin tuloksena olevan viiveen laskemiseksi. Tällaisia taulukoita rakennetaan kullekin loogisen graafin kaarelle arc ij = ( inp i , out j ), jos inp i :n loogisen tilan muutos voi johtaa j :n poiskytkentään , sekä tulon ja lähdön eri suuntiin (nousu) tai pudota) jokaiselle kaarelle rakennetaan ij taulukoita . Siten jokaiseen kaariin voidaan liittää enintään neljä taulukkoa D out ( S inp k , C out l ) ja sama määrä taulukoita S out ( S inp k , C out l ) [2] . Jotkut suunnittelujärjestelmät mahdollistavat myös kunkin kaaren ij muiden tulojen loogisten tilojen erottamisen. Sitten kuhunkin kaariin ij liittyvien taulukoiden määrä kasvaa vastaavasti. Viive- ja lähtörintamamallien lisäksi NLDM-malli sisältää tehollisten tulokapasitanssien C inp r ja C inp f arvot kullekin piirin sisääntulolle, erikseen tulosignaalin kytkentäsuunnaille 0 -> 1 ( nousu) ja 1 -> 0 (pudota).
Elementtiviiveet saadaan useiden Spice-simulaatioiden tuloksena jokaiselle joukolle S inp ja C out . Koska hakutaulukko sisältää vain pienen joukon S inp ja C out , on tarpeen estimoida D out ja S out vaadituille S inp ja C out arvoille interpoloinnilla tai ekstrapoloinnilla .
Koska nousuaika riippuu kahdesta ominaisuudesta, voidaan tehdä useita tarkkoja mittauksia ja kirjata ne taulukkoon. Kapasitanssiarvot piirretään taulukon sarakkeita pitkin ja tulorintaman kesto piirretään rivejä pitkin. Taulukon solut sisältävät lähtörintaman keston arvot. Simulaattori lukee nämä tiedot ja laskee sen avulla nousuajan. Tehon ja kytkentäviiveiden laskemiseksi on laadittava täsmälleen sama taulukko. Kytkentäviive on aika, joka kuluu siitä hetkestä, kun tulosignaali kulkee kynnysarvon läpi siihen hetkeen, jolloin kynnysarvo saavuttaa lähtösignaalin. Tämä aika riippuu myös tuloreunan kestosta ja lähdön kokonaiskapasitanssista.
NLDM-mallin käytön ongelmat syntyvät, kun porttien lähdöt yhdistetään muiden porttien tuloihin todellisilla yhteyksillä, joiden malleja edustavat RC-verkot (RLC-verkot). Uusien nanometritekniikoiden tuloon liittyy uusien vaikutusten ilmaantumista, aaltomuodot muuttuvat epälineaarisemmiksi, kytkentäresistanssit saavuttavat useita kOhmeja. Nämä vaikutukset on otettava huomioon tarkkoja suunnittelu- ja ajoituslaskelmia varten.
Mallin tarkkuus riippuu valitusta kuormituskapasitanssin muutosasteesta ja tulorintaman kestosta sekä niiden hyväksyttävistä arvoista kytkentäajan ja kuormituskapasitanssien osalta. Jos tuloreunan ja kuorman arvo jää karakterisointitaulukon rajoihin, viiveet lasketaan interpoloimalla. Ympäröivien neljän pisteen arvoja käytetään viivearvon määrittämiseen numeerisin menetelmin. Ongelma syntyy, kun mikä tahansa parametri on karakterisointialueen ulkopuolella. CAD tukee ekstrapolointialgoritmeja tämän viiveen saamiseksi, mutta se on usein yliarvioitu. Tämä voi olla erittäin hyödyllistä, sillä staattisen ajoitusanalyysin aikana havaitaan helposti yliarvioitu arvo, mikä antaa kehittäjille mahdollisuuden korjata tilanne.
NLDM-malli mahdollistaa viiveiden laskemisen nopeasti, mutta lisääntyvän taajuuden ja pienenevän teknologian koon vuoksi NLDM:n aiheuttama suhteellinen virhe ei ole enää hyväksyttävä. Synopsys ja Cadence ovat kehittäneet uusia malleja, joissa lähtöaaltomuodot voidaan saada tarkemmin, mukaan lukien piiriviiveet. Näitä ovat Synopsysin [10] CCS-malli (komposiittivirtalähde) (ei käytettävissä oleva linkki) ja Cadencen [11] ECSM-malli (tehollinen virtalähdemalli) .
CCS (Composite Current Source) tarjoaa erittäin tarkan laskennan soluviiveistä, yhteenliitännöistä, tuloreunojen kestoista ja kuormakapasitanssista loiselementtien läsnä ollessa. CCS:n viivelaskelmien vaaditun tarkkuuden saavuttamiseksi käytetään kolmea komponenttia: lähdekomponenttia, vastaanotinkomponenttia ja supistettua järjestettyä komponenttia väärien RC-yhteyksien laskemiseen [12] .
Väliaikainen CCS-malli koostuu kahdesta osasta:
missä S inp on tulosignaalin etuosan kesto, C out on kuormituskapasitanssi. Lähdekomponenttia voidaan käyttää pesuallaskomponentin kanssa tai ilman sitä.
Funktio F ( t , S inp , C out ) kiinteillä arvoilla S inp ja C out määritellään kuormakapasitanssin C out läpi kulkevaksi virraksi, kun hilatuloon syötetään signaali, jonka etupuolella on S inp .
CCS-mallissa se osa virtafunktiosta I out ( t ), jolla on plusmerkki lähtösignaalin nousurintamalle ja miinusmerkki laskurintamalle, tallennetaan diskreettien pisteiden joukkona { t k , I out k } välillä [ t 0 , t1 ] . Kun tulosignaali V inp ( t ) ylittää kynnystaso 0,5· Vdd , aika-arvo T ref tallennetaan malliin.
Funktiotaulukot I out = F ( t , S inp , C out ) rakennetaan porttilogiikan graafin arc ij kullekin kaarelle ja erikseen jokaiselle mahdolliselle nousu/lasku tulon ja lähdön kytkennän yhdistelmälle. Sähköpiirisimuloinnin tuloksena saadut riippuvuudet I out ( t ) on tallennettu malliin yksiulotteisten taulukoiden muodossa. Tällaisten taulukoiden aikapisteiden lukumäärää ei säännellä. Ilmeisesti tässä on tehtävä kompromissi funktion I out ( t ) palauttamiseen taulukkotiedoista vaaditun tarkkuuden ja taulukoiden F ( t , S inp , C out ) tallentamiseen tarvittavan muistimäärän välillä.
jossa C _1 on taulukko tulosignaalin reunan ensimmäiselle puoliskolle lasketuista tehollisista tulokapasitanssiarvoista ja C _2 on taulukko tulosignaalin reunan toiselle puoliskolle lasketuista kapasitanssiarvoista. Jos tulokapasitanssin tehollinen arvo riippuu heikosti lähtökuorman kapasitanssista (tämä pätee monivaiheisiin piireihin), tulomallin yksinkertaistettu esitys on sallittu, nimittäin:
Tässä tapauksessa yksiulotteiset taulukot C _1 ja C _2 eivät liity kaariin arc ij , vaan portin tuloihin.
Ennen karakterisointia lähtövirta mitataan ajan funktiona määritellylle tulon nousuajalle ja lähtökapasitanssille. Jännitteen aaltomuoto rekonstruoidaan virtojen ja vastaavien kapasitanssien perusteella. Kapasitanssien ja tuloreunojen kohdalla, joissa virtamittauksia ei ole tehty, käytetään interpolointia.
CCS-mallin lähtötietojen määrä ylittää merkittävästi NLDM-mallin lähtötietojen määrän, mutta sähköpiirin simulaatioiden määrä on molemmissa tapauksissa sama, kun taas CCS-mallin tarkkuus on lähellä tarkkuutta koko sähkösimulaatiosta.
Cadence CAD käyttää venttiilin ajoitusmallia, joka on samanlainen kuin CCS-malli, ECSM (Effective Current Source Model). ECSM on Liberty-muodon laajennus, joka tarjoaa tavan tallentaa dataa, joka on yhteensopiva olemassa olevan viivekuvausmuodon kanssa [13] .
ECSM on viiveen laskentamenetelmä, joka käyttää virtapohjaista lähdemallia ja muuttuvan kapasitanssin nielumallia laskeakseen tarkasti hilaviiveen. Tämä menetelmä on tehokkaampi ottamaan huomioon transistorien epälineaarisen käyttäytymisen kytkennän aikana ja mahdollistaa tarkemman yhteenliitäntöjen simuloinnin. CCS käyttää nimenomaisesti virtakuvioita, kun taas ECSM käyttää jännitekuvioita, jotka muunnetaan virtamalleiksi viivelaskelman aikana:
missä V out on jännite venttiilin lähdössä, S inp on tulosignaalin etuosan kesto, C out on kuormituskapasitanssi.
Kapasiteettitaulukoita käytetään myös syöttömalleina, mutta niitä ei jaeta kahteen taulukkoon C _1 ja C _2, kuten CCS:ssä tehdään. ECSM-vastaanottimen malli on kirjoitettu seuraavasti:
Funktion V out ( t ) arvot tallennetaan yksiulotteisiin taulukoihin välille [ t 0 , t 1 ], jossa pisteet t 0 ja t 1 määräytyvät ehdolla V out ( t ) є [ 0+ ε , Vdd–ε ], ε = vakio .
Stressidiagrammin avulla kirjastosolujen nopeampi ja tarkempi karakterisointi on mahdollista.
Teoriassa CCS- ja ECSM-ohjainmallit ovat samanarvoisia, koska funktiot I out ( t ) ja V out ( t ) liittyvät yhtälöön: I out ( t ) = C out ·( dV out ( t )/ dt ). Käytännössä nämä mallit voivat johtaa hieman erilaisiin tuloksiin, koska funktiot I out ( t ) ja V out ( t ) eroavat toisistaan määrittelyalueiltaan. Lisäksi yhtälöstä laskettaessa I out ( t ) on väistämättä mukana numeerisia virheitä.
Logiikkaelementtien mallien muodostamiseksi suoritetaan logiikkaelementtien sähköisten piirien moninkertainen mallinnus sopivilla ohjelmilla (esimerkiksi Hspice) - ns. logiikkaelementtien karakterisointi. Kuten edellä mainittiin, nykyaikaisissa CAD-järjestelmissä (Synopsys, Cadence, Mentor Graphics) yleisin malli kirjastoelementtien ja SF-lohkojen karakterisoimiseksi on epälineaarinen NLDM-viivemalli Liberty-muodossa. Jotta saataisiin loogisten elementtien toiminnallisten parametrien riippuvuudet tulosignaalien S inp rintamien kestosta ja kuormakapasitanssien arvosta C out , on simulointi suoritettava annetuille näiden arvojen joukoille:
jossa N S :n ja N C :n arvot eivät yleensä ylitä 10-20. Siten näiden riippuvuuksien taulukkoarvojen saamiseksi on suoritettava N S · N C simulointisykliä, eli noin useita satoja logiikkaelementtipiirien laskelmia.
Ottaen huomioon, että loogisten elementtien mallit on muodostettava erilaisille syöttöjännitteen Vdd ja lämpötilan T arvoille , simulointijaksojen määrä kasvaa useita kertoja. Oletetaan, että yhdessä simulointisyklissä lasketaan kaikki tarvittavat parametrit, eli viiveet ja nousut kaikille logiikkaelementtien ulostuloille kaikista sen tuloista, kaikkien tulojen kapasitanssit, tehonkulutus jne. Loogisten elementtien karakterisointitehtävä on siis erittäin aikaa vievä prosessi, joka vaatii huomattavia laskentaresursseja. Tyypillisesti kaikkien kirjastoelementtien karakterisointi vaatii noin useita kymmeniä tunteja prosessoriaikaa. Siksi karakterisointiprosessin nopeuttamisen ongelma on ajankohtainen [14] [3] [4] .
Yleensä karakterisointiin käytetään kaupallisia sähköisiä simulaatioohjelmia, joiden avulla käyttäjä voi muuttaa piirin parametreja tekemällä muutoksia sen kuvaukseen. Tämä tarkoittaa, että simulaation suorittamiseksi esimerkiksi eri arvolla S inp k on tehtävä muutoksia syöttölähteiden kuvauksiin, suoritettava muuttuneen kuvauksen käännös, esikäsittely datan valmistelu simulaatiota varten ja sitten vain sähköinen. piirin simulointi. Jos suurilla piireillä tämä prosessi vie suhteellisen pienen osan simuloinnin kokonaisajasta, niin logiikkaelementeillä se ylittää simulointikustannukset. Lisäksi kaikkia karakterisointiin tarvittavia parametreja ei voida suoraan saada vakioohjelmilla. Esimerkiksi parametri, kuten portin C inp tulokapasitanssi, voidaan laskea vain sopivan tietojenkäsittelyn avulla simulaatiotulostiedostosta. Karakterisointiprosessiin kuuluu siis myös tulostiedostojen käsittely, mikä vaikuttaa myös kokonaiskustannuksiin.
Karakterisoinnin aikakustannukset ovat niin korkeat, että on tarpeen luoda nopeutettuja karakterisointimenetelmiä säilyttäen samalla hyväksyttävä tarkkuus [5] . Tällaisia menetelmiä ovat:
Erityisen aikaa vievä toimenpide on muistielementtien, erityisesti varvastossojen, karakterisointiprosessi. Asia ei ole vain siinä, että tällaisten elementtien piirit ovat pääsääntöisesti paljon monimutkaisempia kuin logiikkaporttien piirit, vaan myös siinä, että muistielementeille on tarpeen laskea sellaiset erityiset parametrit kuin informaatiosignaalien esiasetetut ja pitoajat. - T -asetus ja T - pito [9] [10] . Selvitetään ensin, mitä nämä parametrit tarkoittavat. D-tyypin varkuissa on tietotulo D ja ajastustulo C. Tulon lähtötilan muutos tapahtuu , kun kellosignaalin etuosa syötetään tuloon C. Liipaisimen lähtötila määräytyy informaatiotulon D signaalin arvon (ja liipaisimen sisäisen tilan) perusteella. D-kiikun sujuvan toiminnan kannalta on tarpeen asettaa vaadittu looginen tila tietotuloon (tarkemmin sanottuna vaadittu jännite) hieman aikaisemmin kuin kellopulssin etuosa saapuu tuloon C , ja se on tarpeen tulon D tilan ylläpitämiseksi jonkin aikaa etuosan C läpikulun jälkeen (kuva 3).
Summa T setup + T hold itse asiassa määrittää liipaisimen rajoitusnopeuden, joten on tärkeää tietää tämän summan ja kunkin ehdon pienimmät mahdolliset arvot. Vähimmäisarvot riippuvat voimakkaasti pulssien D ja C rintamien kestosta ja paljon vähemmässä määrin liipaisulähdön kuormakapasitanssista. Siksi muistielementtejä karakterisoitaessa yleensä rajoitutaan muodostamaan taulukoita { T setup (S D k , S C l )}, { T hold (S D k , S C l )}, jotka saadaan yhdellä arvolla. kuormituskyky ( S D k , S C l ovat signaalien D ja C rintamien kestot, vastaavasti). Ei ole olemassa menetelmiä T setup ja T hold
minimiarvojen suoraan laskemiseen , joten niiden määrittämiseen käytetään hakumenetelmiä [8] . T - asetuksen laskemiseksi pulssin D etu- ja takareuna asetetaan ensin, ilmeisesti kaukana kellopulssin Tc saapumishetkestä . Tämän etuosien asennon tulee varmistaa liipaisimen oikea toiminta ja lähtösignaalin pienin viive T del 0 . Signaalin D nousevan reunan sijainti aika-akselilla merkitään t_p :llä ja tallennetaan. Kun signaalin D takareunan sijainti pysyy muuttumattomana, etureuna siirtyy oikealle pisteeseen T C jonkin verran Δt . Jos samaan aikaan liipaisin toimii oikein, lasketaan lähtösignaalin T del viive ja sitä verrataan arvoon T del 0 . Yleensä, kun signaalin D reuna lähestyy T C , tietystä hetkestä alkaen, lähtösignaalin viive kasvaa. Jos tämä viiveen lisäys ylittää jonkin käyttäjän asettaman rajan (merkitty muodossa t_f ), tätä D -reunan sijaintia pidetään virheellisenä. Jos liipaisin ei kuitenkaan toimi oikein etuosan D uudessa asennossa, tämä asento tallennetaan myös muodossa t_f . Lopuksi, jos flip-flop toimii oikein uudessa reuna-asemassa ja suhteellinen viiveen lisäys ei ylitä määritettyä tasoa, niin tuloksena oleva nousevan reunan asema merkitään t_p :llä ja prosessi toistetaan uudelleen. Tuloksena saadaan segmentti [ t_p , t_f ], jonka vasemmassa päässä liipaisin toimii oikein ja oikeassa päässä - väärin. Lisäksi tuloksena oleva segmentti jaetaan puoliksi, signaalin D
etureuna siirretään saatuun pisteeseen. Lisäksi yllä olevan algoritmin mukaisesti vastaanotettu paikka merkitään t_p tai t_f . Siten hakuväliä pienennetään, kunnes se supistuu yhteen pisteeseen. Tämä piste on liipaisimen laskettu (tietyllä tarkkuudella) esiasetettu aika T. Pitoaika T hold lasketaan samalla tavalla, jolloin signaalin D takareunaa siirretään vasemmalle kiinteällä nousevalla reunalla. Harkitse myös algoritmia summan T sh = T setup + T hold
minimiarvon estimoimiseksi . Signaalin D eturintamat asetetaan kauas pisteestä T C , kuten edellisessä algoritmissa, ja referenssiviive T del 0 lasketaan . Signaalin D etureunan kiinteällä sijainnilla arvo T pidä 0 estimoidaan . Signaalin D takareuna asetetaan asentoon T C + T hold 0 ja tässä reunakohdassa arvo T setup 0 arvioidaan . Näin saadaan ensimmäinen approksimaatio Tsh 0 = T setup 0 + T hold 0 . Lisäksi signaalin D takareuna siirretään oikealle asentoon T hold 1 = T hold 0 + Δt , ja uudet arvot T setup 1 ja Tsh 1 = T setup 1 + T hold 1 lasketaan . Jos käy ilmi, että Tsh 1 > Tsh 0 , niin T sh:n minimi on siis etsittävä janan [ T C + T hold 0 , T C + T hold 1 ] takareunan paikasta . . Muussa tapauksessa sinun on suurennettava Δt ja toistettava laskelmat, kunnes ehto T sh 1 > T sh 0 täyttyy . Nyt kun aikaväli, jolta T sh :n minimiä etsitään, on lokalisoitu, sen löytämiseen voidaan käyttää mitä tahansa yksiulotteista hakualgoritmia. Erityisesti voidaan käyttää neliöllisen interpoloinnin menetelmää .
Tässä on tehtävä yksi huomautus. Ei ole harvinaista, että D -signaalin etureunat ja takareunat lähestyvät niin paljon, että ne menevät päällekkäin (ns. pulssileikkaaminen), mutta liipaisin toimii oikein [17] . Määritettäessä Tsh :ta tämä leikkaus on rajoitettava, jotta ei menetetä mahdollisuutta laskea lähtösignaalin viivettä, eli leikatun pulssin huippu ei saa olla pienempi kuin 0,5· Vdd . Huomaa myös , että tämä rajoitus liittää jäykästi signaalin D nousevien ja laskevien reunojen sijainnin toisiinsa , mikä tekee summan T setup + T hold minimin määrittämisongelman ratkaisusta epäselvän .