EPIC (mikroprosessoriarkkitehtuuri)
Kokeneet kirjoittajat eivät ole vielä tarkistaneet sivun nykyistä versiota, ja se voi poiketa merkittävästi 23. joulukuuta 2016 tarkistetusta
versiosta . tarkastukset vaativat
12 muokkausta .
EPIC ( englanniksi explicitly parallel instruction computing - " laskenta konekäskyjen nimenomaisella rinnakkaisuudella ") on mikroprosessoriarkkitehtuurien luokka, jossa käskyt ovat nimenomaisesti rinnakkaisia. HP:n ja Intelin allianssi [1] esitteli termin vuonna 1997 tulevalle Intel Itanium -arkkitehtuurille [2] . EPIC sallii mikroprosessorin suorittaa käskyjä rinnakkain kääntäjän tietojen perusteella sen sijaan, että se havaitsi mahdollisuutta käyttää käskyjä rinnakkain käyttämällä erityisiä piirejä ajon aikana. Teoriassa tämä voisi helpottaa prosessorin prosessointitehon skaalausta ilman kellotaajuutta.
VLIW:n alkuperä
Vuonna 1989 Hewlett-Packardin tutkijat tulivat siihen tulokseen, että käskyjen määrä , jonka RISC-prosessori voi suorittaa yhdessä syklissä , on rajoitettu. Uuden VLIW-arkkitehtuuriin perustuvan EPIC -arkkitehtuurin kehittäminen aloitettiin [2] . VLIW- arkkitehtuuriprosessoreissa yksi käsky (yksi käskysana) koodaa useita toimintoja; prosessorin eri suoritusyksiköt suorittavat toiminnot samanaikaisesti.
EPIC:n kehitystavoitteet:
- käskyn ajastimen poistaminen prosessorista ;
- lisääntyy niiden käskyjen määrä, joita prosessori pystyy suorittamaan samanaikaisesti ( englanniksi instruction level parallelism - instruction parallelism ).
Käskyn ajastin on monimutkaisella logiikalla varustettu laite, joka on osa prosessoria ja joka on suunniteltu määrittämään käskyjen suoritusjärjestys. Käskyajastimen poistaminen vapautti prosessorin sisällä tilaa muille laitteille (kuten ALU ). Käskyn ajastimen toiminnot on annettu kääntäjälle .
Käskyjen rinnakkaisuuden asteen kasvu saavutetaan käyttämällä kääntäjän kykyä etsiä itsenäisiä käskyjä.
VLIW-arkkitehtuureissa alkuperäisessä muodossaan oli useita haittoja, jotka estivät niiden massiivisen käyttöönoton:
- VLIW-käskysarjat eivät olleet yhteensopivia prosessorisukupolvien välillä (enemmän suoritusyksiköitä (esim. enemmän ALU :ita ) sisältävälle prosessorille käännettyä ohjelmaa ei voitu suorittaa vähemmän yksiköitä sisältävä prosessori);
- viiveet tietojen lataamisessa muistihierarkiasta ( välimuistit , DRAM ) eivät olleet täysin ennustettavissa (tämän vuoksi datan lataus- ja käyttöohjeiden staattisen ajoituksen toteuttaminen monimutkaisi).
VLIW:n evoluutio
EPIC - arkkitehtuurissa on seuraavat ominaisuudet VLIW:n puutteiden korjaamiseksi:
- Jokaista usean käskyn ryhmää kutsutaan nipuksi . Jokaisessa nipussa voi olla stop-bitti, mikä osoittaa, että seuraava ryhmä riippuu tämän joukon tuloksista. Tällainen bitti mahdollistaa tulevien sukupolvien arkkitehtuurin luomisen ja mahdollisuuden ajaa useampia nippuja rinnakkain. Kääntäjä laskee riippuvuustiedot, joten laitteiston ei tarvitse ylimääräistä tarkistaa operandiriippumattomuutta.
- Ohjelmiston esihakuohjetta käytetään tietojen esihakuun . Prepaging lisää todennäköisyyttä, että kun latauskomento suoritetaan, tiedot ovat jo välimuistissa . Myös tässä ohjeessa voi olla lisäohjeita erilaisten välimuistitasojen valitsemiseen tiedoille.
- Spekulatiivista latausohjetta käytetään tietojen lataamiseen ennen kuin tiedetään, käytetäänkö sitä ( ohjataan ohjausriippuvuudet ) vai muutetaanko niitä ennen käyttöä ( ohitetaan tietoriippuvuudet ).
- Tarkista latausohjeet auttavat spekulatiivisia latausohjeita tarkistamalla, riippuiko latausohje myöhemmästä kirjoituksesta. Jos tällainen riippuvuus on olemassa, spekulatiivinen lataus on toistettava.
EPIC - arkkitehtuuri sisältää myös useita konsepteja ( grab-bag ) ILP :n (Instruction Parallelism) lisäämiseksi:
- Haarojen ennustamista käytetään vähentämään haarataajuutta ja lisäämään käskyjen spekulatiivista suorittamista . Jälkimmäisessä tapauksessa ehdollinen haarautuminen muunnetaan predikaattirekisterien täyttämiseksi, sitten molemmat haarat suoritetaan. Sen haaran tulos, jota ei olisi pitänyt suorittaa, kumoaa predikaattirekisterin arvon.
- Lykätyt poikkeukset käyttämällä Not a thing bittiä yleiskäyttöisissä rekistereissä. Ne mahdollistavat spekulatiivisen teloituksen jatkumisen myös poikkeusten jälkeen.
- Erittäin suuri rekisteritiedosto , jotta vältytään rekistereiden uudelleennimeämiseltä .
- Usean määränpään haaran käskyt parantavat haaran ennustamista yhdistämällä useita vuorottelevia haaroja yhdeksi nipuksi.
Itanium - arkkitehtuuri lisäsi myös pyörivän rekisteritiedoston [3] , jota tarvitaan yksinkertaistamaan silmukoiden ohjelmistoliukuhihnaa ( ohjelmiston liukuhihnakäsittely ). Tällaisella tiedostolla ei ole tarvetta syklien manuaaliselle purkamiselle ja rekisterien manuaaliselle uudelleennimeämiselle [4] .
Muu kehitys ja tutkimus
EPIC-arkkitehtuureista on tehty tutkimusta, joka ei liity Itanium-kehitykseen.
- Wen-mei Hwun johtama IMPACT -projekti Illinoisin yliopistossa Urbana-Champaignissa on vaikuttanut voimakkaasti myöhempään tutkimukseen.
- PlayDoh - arkkitehtuuri HP-labsilta.
- Gelato Federation , kehittäjäyhteisö, joka kehittää parempia kääntäjiä Linuxille Itanium-palvelimille. ( Gelato Federation )
Katso myös
Muistiinpanot
- ↑ Schlansker ja Rau EPIC: Arkkitehtuuri ohjetason rinnakkaisille prosessoreille (PDF) (linkki ei saatavilla) . HP Laboratories Palo Alto, HPL-1999-111 (helmikuu 2000). Haettu 8. toukokuuta 2008. Arkistoitu alkuperäisestä 27. huhtikuuta 2012. (määrätön)
- ↑ 1 2 Itaniumin keksiminen: Kuinka HP Labs auttoi luomaan seuraavan sukupolven siruarkkitehtuurin (kuollut linkki) . HP Labs (kesäkuu 2001). Haettu 14. joulukuuta 2007. Arkistoitu alkuperäisestä 27. huhtikuuta 2012. (määrätön)
- ↑ Nykyaikaiset palvelinprosessorit. Osa 2. Intel Itanium, HP PA8700, Alpha Arkistoitu 12. tammikuuta 2012.
- ↑ De Gelas, Johan Itanium – Näkyykö valoa tunnelin päässä? (linkki ei saatavilla) . AnandTech (9. marraskuuta 2005). Haettu 8. toukokuuta 2008. Arkistoitu alkuperäisestä 27. huhtikuuta 2012. (määrätön)
Linkit