Suora muunnos ADC

Kokeneet kirjoittajat eivät ole vielä tarkistaneet sivun nykyistä versiota, ja se voi poiketa merkittävästi 11. joulukuuta 2015 tarkistetusta versiosta . vahvistus vaatii 81 muokkausta .

Suoramuunnokset analogia-digitaalimuuntimet ( eng. flash ADC, suoramuunnos ADC ) ovat ADC :istä nopeimpia , mutta vaativat suuria laitteistokustannuksia [1] .

Täysin rinnakkaiset (flash) suoramuunnos-ADC:t

All-Parallel Direct-Conversion (Flash) ADC

Laitteiston hinta on yhtä suuri kuin komparaattorit, missä n on ADC-bittien lukumäärä. 8-bittinen ADC näytteenottotasoilla vaatisi vertailijoita. $2^{n}-1$ $2^{8}=256$ $2^{8}-1=255$

Koostumus

Suoramuunnos-ADC:n komponentit ovat komparaattorit , kooderi ja rekisteri .

Kuinka se toimii

Täysin rinnakkaisen suoramuunnos-ADC:n toimintaperiaate on, että kaikki rinnakkaiset komparaattorit, joiden vertailujännite on pienempi kuin tulosignaalin taso, kytketään arvoon "1", ja kaikki rinnakkaiset komparaattorit, joiden vertailujännite on suurempi kuin tulosignaalin taso, jäävät "0" tila. Kooderi uudelleenkoodaa vastaanotetun binäärikoodatun unaarikoodin (Binary Coded Unary, BCU) koodiksi lähetettäväksi muille laitteille.

Historia

Ensimmäinen dokumentoitu suoramuunnos ADC oli osa sähkömekaanista faksijärjestelmää, joka kuvattiin 1921 Paul M. Raineyn patentissa [2] .

Merkittävä edistysaskel nopeassa ADC-tekniikassa 1940- luvulla oli Bell Labsissa kehitetty katodisädekoodausputki . RW Searsin kuvaama putki pystyi jopa 96 kSPS:ään 7-bittisellä resoluutiolla [3] .

1950- ja 1960-luvuilla rakennettiin suoramuunnos-ADC:itä jopa 4-bittisellä resoluutiolla (15 operaatiovahvistinta) käyttämällä tyhjiöputkia ja transistoreita . Siellä oli myös malleja tunnelidiodeissa .

Pian kävi selväksi, että suoramuunnos-ADC:illä oli korkeimmat näytteenottonopeudet verrattuna muihin arkkitehtuureihin, mutta ongelmana niiden toteutuksessa oli se, että vertailijat olivat erittäin tilaa vieviä tyhjiöputkia käytettäessä ja erittäin suuria diskreettejä transistoripiirejä käytettäessä.

Vuonna 1964 Fairchild julkaisi ensimmäiset µA711/712-vertailupiirit, jotka on suunnitellut Bob Widlar .

Näiden komparaattorien rakentamiseen tarkoitettujen lohkojen ja integroitujen TTL- ja ECL-logiikkapiirien saatavuuden myötä Computer Labs, Inc. julkaisi VHS-630 (6-bittinen, 30 MSPS vuonna 1970) ja VHS-675 (6-bittinen, 75 MSPS vuonna 1975) 6-bittinen suoramuunnos diskreetti teline ADC [4]

Suoramuunnos ADC IC:t, joiden resoluutio on jopa 10 bittiä, ovat käytännössä nyt saatavilla, mutta ne ovat tyypillisesti 6 tai 8 bittejä. Niiden suurin näytteenottotaajuus voi olla 1 GHz (ne on enimmäkseen valmistettu galliumarseniditeknologialla ja haihduttavat useita watteja tehoa), tulosignaalin kaistanleveys ylittää 300 MHz.

Kolminkertainen suora muunnos täysin rinnakkain ADC:t

Binääristen täysin rinnakkaisten suoramuunnos-ADC:iden lisäksi on myös mahdollista rakentaa kolmiosaisia täysin rinnakkaisia suoramuunnos-ADC:itä [5] .

Laitteiston hinta on vertailijat, joissa n on ADC- trittien lukumäärä ja 5-trit-muunnos näytteenottotasoilla vaatisi vertailijan. $3^{n}-1$ $3^{5}=243$ $3^{5}-1=242$

Rinnakkaissarja (alialue, liukuhihna) suoramuunnos ADC:t

Liukutettu Subranging Direct-Conversion (Flash) ADC [6]

Ne vähentävät hieman suorituskykyä, mutta mahdollistavat vertailijoiden määrän pienentämisen arvoon , jossa n on lähtökoodin bittien lukumäärä ja k on rinnakkaisten suoramuunnos-ADC:iden lukumäärä, mutta tämä vaatii vähentäjien-vahvistimien lisäämistä. Laitteiston kustannukset ovat yhtä suuret kuin operaatiovahvistimen vertailut + operaatiovahvistimen vähentäjät-vahvistimet . 8 bitin (n=8) ja 2 ADC:n (k=2) kanssa tarvitset 30 vertailijaa operaatiovahvistinta kohden ja vähennysvahvistimen operaatiovahvistinta kohden, eli yhteensä 31 operaatiovahvistinta. Käytetään kahta (k=2) tai useampaa osakaistaaskelta. Kun k = 2, muunninta kutsutaan Half-Flash (Subranging) ADC:ksi . $k\cdot 2^{n/k}-1$ $k-1$
$k\cdot (2^{n/k}-1)$ $k-1$ $=k\cdot (2^{n/k}-1)+k-1$ $k\cdot (2^{8/2}-1)=$ $k-1=2-1=1$

Nykypäivän sovelluksissa, joissa vaaditaan yli 5 MSPS - 10 MSPS näytteenottotaajuutta, liukuhihna-alikaista-ADC:iden arkkitehtuuri hallitsee. Vaikka flash-arkkitehtuuri (all-rinnakkainen) hallitsi 8-bittisten video-ADC-piirien markkinoita 1980-luvulla ja 1990-luvun alussa, liukuhihna-arkkitehtuuri on yhä useammin korvaamassa flash-ADC:itä nykypäivän sovelluksissa. On olemassa muutamia suuritehoisia galliumarsenidi (GaAs) -flash-muuntimia, joiden näytteenottotaajuus on suurempi kuin 1 GHz, mutta niiden resoluutio on rajoitettu 6 tai 8 bittiin. Flash-muunnin on kuitenkin edelleen suosittu korkean resoluution liukuhihna-ADC:iden rakennuspalikka.

Liukupohjaiset suoramuunnos-ADC:t ovat peräisin osakaista-arkkitehtuurista, jota käytettiin ensimmäisen kerran 1950-luvulla vähentämään komponenttien määrää ja virrankulutusta flash-tunnelidiodi- ja tyhjiöputki-ADC:issa.

Vuonna 1966 Kinniment ym. ehdottivat Recirculating ADC Architecturea [7] . Tämä arkkitehtuuri käyttää yhtä suoran muunnosalialueen rinnakkaista ADC:tä.

Fully Serial Direct Conversion ADC:t

All-Sequential Direct-Conversion ADC
Kaikki peräkkäiset suoramuunnos-ADC:t (k=n) ovat hitaampia kuin rinnakkaiset suoramuunnos-ADC:t ja hieman hitaampia kuin rinnakkaissarjaiset suoramuunnos-ADC:t. Pienennä operaatiovahvistimien lukumäärä arvoon , missä n on lähtökoodin bittien määrä ja k on suorien muunnosaskeleiden määrä (vertailijoiden määrä). $n\cdot (2^{n/n}-1)+n-1=n\cdot (2^{1}-1)+n-1=2n-1$

Suoramuunnosbinaarisen, täysin sarjamuotoisen ADC:n muunnosaika on: n*t komparaattori +(n-1)*(t vähennystekijä-kerroin +t analoginen kytkin )
$n\cdot t_{vertailu}+(n-1)\cdot (t_{sub-mult}+t_{key})=$
$=n\cdot t_{OA}+(n-1)\cdot (t_{OA}+t_{avain})=$
${\displaystyle =(2n-1)\cdot t_{OA}+(n-1)\cdot t_{avain))$

8-bittiselle ADC:lle näytteenottotasoilla tarvitaan 15 operaatiovahvistinta: 8 vertailijaa operaatiovahvistinta kohden ja 7 vähennyskerrointa kahdella operaatiovahvistinta kohden [8] . $2^{8}=255$

Kolminkertainen suora muunnos täysin sarja-ADC:t

Pienennä operaatiovahvistimien määrää arvoon , jossa n on lähtökoodin trittien määrä ja k on suorien muunnosvaiheiden määrä (kolmioiden vertailukohtien määrä ). Esimerkiksi 2-tritinen ADC, jossa on näytteenottotasot [9] , vaatisi 5 operaatioampeeria: 2x2=4 operaatioampeeria kahdessa kolmikomponentissa , joissa kussakin on 2 operaatioampeeria ja 1 vähennyskerroin 3 operaatiovahvistinta kohden. Binäärinen 3-bittinen ADC samoilla viidellä operaatiovahvistimella sisältää 3 vertailijaa operaatiovahvistinta kohti ja 2 vähennyskerrointa kahdella operaatiovahvistinta kohden, ja siinä on vain näytteenottotasot. $n\cdot (3^{n/n}-1)+n-1=n\cdot (3^{1}-1)+n-1=3n-1$
$3^{2}=9$ $2^{3}=8$

Kolmiosaisen suoramuunnos-täyssarja-ADC:n muunnosaika on: n*t komparaattori +(n-1)*(t vähennystekijä-kerroin +t analoginen kytkin )
$n\cdot t_{vertailu}+(n-1)\cdot (t_{sub-mult}+t_{key})=$
${\displaystyle =(2n-1)\cdot t_{OA}+(n-1)\cdot t_{avain))$

Kohdassa 5 DT:
Binaari-ADC -muunnosaika on: Kolmiosainen ADC-muunnosaika on: eli pienempi kuin binäärinen ADC.
${\displaystyle (2\cdot 3-1)\cdot t_{OA}+(3-1)\cdot t_{key}=5\cdot t_{OA}+2\cdot t_{avain))$

${\displaystyle (2\cdot 2-1)\cdot t_{OA}+(2-1)\cdot t_{key}=3\cdot t_{OA}+t_{avain))$
${\displaystyle 2\cdot t_{OA}+t_{näppäin))$

Tämän tyyppiset kolminkertaiset ADC:t ovat noin 1,5 kertaa nopeampia kuin samantyyppiset binaariset ADC:t, jotka ovat vertailukelpoisia tasojen lukumäärän ja laitteistokustannusten suhteen [10] .

Tästä seuraa, että kolmiosaiset suoramuunnos täysin rinnakkaiset ADC:t ovat nopeampia, tarkempia ja halvempia kuin suoramuunnos binaariset täysin rinnakkaiset ADC:t.

Katso myös

Muistiinpanot

↑ Analogiset laitteet. ADC Architectures I: The Flash Converter, kirjoittanut Walt Kester. Kuvio 4 . Käyttöpäivä: 18. tammikuuta 2018. Arkistoitu alkuperäisestä 27. tammikuuta 2018. (määrätön)
↑ Analogiset laitteet. ADC Architectures I: The Flash Converter, kirjoittanut Walt Kester. Kuva 6 . Käyttöpäivä: 18. tammikuuta 2018. Arkistoitu alkuperäisestä 27. tammikuuta 2018. (määrätön)
↑ Analogiset laitteet. ADC Architectures I: The Flash Converter, kirjoittanut Walt Kester. Kuvio 7 . Käyttöpäivä: 18. tammikuuta 2018. Arkistoitu alkuperäisestä 27. tammikuuta 2018. (määrätön)
↑ Analogiset laitteet. ADC Architectures I: The Flash Converter, kirjoittanut Walt Kester. Kuvio 8 . Käyttöpäivä: 18. tammikuuta 2018. Arkistoitu alkuperäisestä 27. tammikuuta 2018. (määrätön)
↑ Suoramuunnos kolmisuuntainen rinnakkais-ADC, 2-trit (linkki ei ole käytettävissä) . Käyttöpäivä: 19. tammikuuta 2018. Arkistoitu alkuperäisestä 19. tammikuuta 2018. (määrätön)
↑ Analogiset laitteet. Walt Kesterin ADC Architectures V: Pipelined Subranging ADC:t. . Haettu 20. tammikuuta 2018. Arkistoitu alkuperäisestä 27. tammikuuta 2018. (määrätön)
↑ Analogiset laitteet. Walt Kesterin ADC Architectures V: Pipelined Subranging ADC:t. Kuvio 12 . Haettu 20. tammikuuta 2018. Arkistoitu alkuperäisestä 27. tammikuuta 2018. (määrätön)
↑ Suora muunnos ADC, sarja, 3-bittinen Arkistoitu 18. tammikuuta 2018 Wayback Machinessa .
↑ Suoramuunnos-ADC, täysin sarja, 2-titinen Arkistoitu 21. tammikuuta 2018 Wayback Machinessa .
↑ Trinity 4-trit asynkroninen bipolaarinen suoramuunnos sarja-ADC. Versio 6. Arkistoitu alkuperäisestä 21. heinäkuuta 2011.