Oheislaitteiden skannaus

Boundary Scan on eräänlainen painetun piirilevyn rakennetestaus ,  johon on asennettu komponentteja ja joka perustuu IEEE 1149.1(.4, .6) -standardin käyttöön joissakin mikropiireissä . Termiä " rajojen skannaus " käytetään myös laajalti. Oheislaitteiden skannauksen tulos on tietoa tyypillisistä vioista sähköpiireissä, joita esiintyy painettujen piirilevyjen valmistuksen aikana:

Oheislaitteiden skannaus sai nimensä siitä syystä, että vastaavat mikropiirit voivat tietyissä olosuhteissa testata ympäristössään - oheislaitteissaan - vikoja.

Oheislaitteiden skannausta ehdotettiin ensimmäisen kerran vuonna 1985, ja se otettiin käyttöön vuonna 1990 IEEE 1149.1 -standardina . Ensimmäisten vuosien aikana rajaskannaus nousi vähitellen suosioon, kun siruvalmistajat tarjosivat yhä enemmän komponentteja, jotka tukivat IEEE 1149.1 -standardia .

Yhteensopiva IEEE 1149.1:n kanssa

Standardin noudattamiseksi sirun tulee sisältää:

  1. 4- tai 5-johtiminen testipääsyportti (TAP - Test Access Port), joka koostuu seuraavista riveistä:
    1. TDI (Test Data Input) - testisekvenssin syöttö,
    2. TDO (Test Data Output) - testisekvenssin lähtö,
    3. TMS (Test Mode Select) - testitilan valinta,
    4. TCK (Test Clock) - synkronointi,
    5. TRST (Test Reset) - valinnainen nollauslinja.
  2. Sisäiset rajaskannaussolut (BS-solut)
  3. Boundary Scan -rekisterit (BS-rekisterit)
  4. ylimääräinen kytkentäjohtosarja (TAP-ohjain)

Lisäksi sirun valmistajan on toimitettava ns. BSDL ( Boundary Scan Description Language ) -tiedosto , joka kuvaa täysin tämän tyyppisten sirujen rajapyyhkäisyn logiikan.  

Boundary Scan -sovellukset

Jotta voit käyttää Boundary Scania, DUT:ssa on oltava sitä tukevat komponentit. Niitä kutsutaan joskus JTAG -komponenteiksi . Monet useiden valmistajien sirut tukevat jo IEEE 1149.1 -standardia .

Hyvän testikattavuuden saavuttamiseksi ei ole välttämätöntä, että kaikilla levyn komponenteilla on JTAG - liitäntä. Esimerkiksi ei-skannattavissa olevista komponenteista koostuvia lohkoja on monia, ns. klustereita voidaan testata huolimatta siitä, että skannaukseen ei ole suoraa pääsyä. Joissakin tapauksissa koko levyn (mukaan lukien muistin) ohjaus ja yksityiskohtainen testaus suoritetaan käyttämällä yhtä tai kahta rajaskannausta tukevaa komponenttia.

Oheislaitteiden skannausta tukevat sirut on yhdistetty yhteen tai useampaan erilliseen ketjuun. Tässä tapauksessa yhden sirun TDO-nasta on kytketty toisen sirun TDI-nastaan. TCK- ja TMS-signaaleja sovelletaan kaikkiin mikropiireihin koko "testiinfrastruktuurin" ohjaamiseksi.

Boundary Scan Mechanism

Sitten testiporttiin (TAP) syötetään tietty testisekvenssi (testivektori - Test Vector), binäärinen - joka koostuu nollista ja ykkösistä. Se kulkee peräkkäin kaikkien Boundary Scan -solujen (BS-solujen) läpi. Lähdössä (TDO) se analysoidaan erityisellä ohjelmistolla, minkä jälkeen tehdään asianmukaiset johtopäätökset tämän mikropiirin infrastruktuurin tilasta.

Jos testisekvenssi saapui muuttumattomassa tilassa, tehdään johtopäätös, että mikropiirissä ei ole oikosulkuja eikä juottamista. Jos järjestys on muuttunut, niin päinvastoin.

Itse asiassa tämä ei ole totta. Nykyaikaisten digitaalisten laitteiden konfiguraatiot ovat niin monimutkaisia, että on yleensä mahdotonta arvioida koko infrastruktuuria yhdestä testivektorista. Tämän seurauksena useita testivektoreita käytetään samanaikaisesti. Vastaavan ohjelmiston tehtävänä on määrittää näiden testivektorien tyyppi ja vähimmäismäärä (ei-redundantti).

Testityypit ja sovellukset, jotka voidaan toteuttaa rajaskannauksella

  1. Infrastruktuuritesti: JTAG -liitäntäpiirien eheyden ja oheislaitteiden skannausta tukevien mikropiirien oikean asennuksen tarkistaminen.
  2. Yhteystesti: Testaa piirit, jotka liittyvät Boundary Scan -toimintoa tukeviin komponentteihin. Tämä sisältää näiden komponenttien väliset liitännät, niiden kytkemättömät nastat ja piirit, jotka johtavat ulkoisiin liittimiin. Läpinäkyviä laitteita, kuten puskureita, vastuksia ja muuta liimalogiikkaa, voidaan sisällyttää yhteenkytkentätestiin. Usein tähän vaiheeseen kuuluu vetovastusten tarkistaminen.
  3. Muistitesti: Testaa yhteenliittymiä muistilaitteiden kanssa. Voit tunnistaa viat osoite- ja dataväylissä sekä laitteiden, kuten SRAM , DRAM , SDRAM , DDR , DDR2 , FIFO , ohjauspiireissä sekä erilaisissa flash ROM -levyissä. Itse asiassa tämä testaa yhteyksiä muistiin.
  4. Klusteritesti: Testaa piirit, jotka liittyvät laitteisiin, jotka eivät tue rajapyyhkäisyä. Jos tietystä laitteesta on olemassa toimiva malli, on myös mahdollista generoida niille automaattisesti testivektorit. Tyypillisiä "klustereita" rajapyyhkäisytestauksessa ovat erilaiset logiikat (totuustaulukkoa käytetään testien automaattiseen generointiin), liitäntäsirut (esim . RS-232 , Ethernet jne.), tietojen näyttölaitteet.
  5. Flash ROM -ohjelmointi: Käyttää samaa mekanismia kuin klustereita testattaessa.
  6. FPGA ohjelmointi tai konfigurointi : JTAG- liitäntää käytetään .

Linkit