Staattinen ajoitusanalyysi (SVA, eng. Static timing analysis ) on menetelmä VLSI :n ajoitusparametrien laskemiseen , joka ei vaadi täysimittaista sähköistä simulointia piirin toiminnasta.
Synkronisissa piireissä dataa siirretään flip- flopista toiseen jonkin yhdistelmäosan kautta . Liipaisimia ohjataan kellon synkronointisignaalilla, jonka jakson määrää signaalin lähetyksen viive liipaisimen tulosta sen lähtöön. Tällaisissa järjestelmissä kahden tyyppiset virheet ovat mahdollisia:
Aika, jolloin signaali saapuu lähtöön, voi vaihdella monista syistä: piiri voi suorittaa erilaisia toimintoja, ympäristön lämpötila tai jännite vaihtelee, se muuttuu valmistusprosessin vaikutuksesta jne. CBA:n päätehtävä tässä tapaus on tarkistaa, että kaikista mahdollisista vaihteluista huolimatta signaali saapuu piirin lähtöön määritellyn aikakehyksen sisällä, mikä on ehto piirin virheettömälle toiminnalle.