AHDL
AHDL on Altera Corporationin patentoima laitteiston kuvauskieli , joka on suunniteltu sen FPGA :iden ohjelmointiin . Kielellä on Ada - tyyppinen syntaksi ja se on samanlainen kuin VHDL tai Verilog . Sitä tukevat Alteran Quartus- ja Max+-kääntäjät.
AHDL:n haittana on sen patentoitu luonne. AHDL:n etuna on, että kaikki kielirakenteet syntetisoidaan. Verilog AHDL:ään kokoonpanokielenä verrattuna korkean tason kieleen: AHDL:llä on enemmän hallintaa, mutta vähemmän korkean tason tukea.
AHDL-projektin rakenne
Esimerkki
% yksinkertainen AHDL-laskuri, julkaistu public domainiin 13.11.2006 %
% [lohkonoteeraukset saavutettu prosenttimerkillä] %
% kuten c, ahdl-funktioiden on oltava prototyyppisiä %
%PROTOTYYPPI:
TOIMINTOLASKURI (CLK)
RETURNS(CNTOUT[7..0]); %
% funktion ilmoitus, jossa tulot, lähdöt ja
kaksisuuntaiset nastat on ilmoitettu %
% tykkää myös c:stä, hakasuljet osoittavat taulukkoa %
ALUSUUNNITTELULASKU
(
CLK :INPUT;
CNTOUT[7..0] :OUTPUT;
)
%-muuttujat voivat olla mitä tahansa varvastossuista (kuten tässä tapauksessa),
kolmitilapuskurit, tilakoneet, käyttäjän määrittämiin funktioihin %
MUUTTUVA
AJASTIN[7..0]: DFF;
%, kuten kaikissa laitteiston kuvauskielissä, ajattele tätä
vähemmän algoritmina ja enemmän kytkentäsolmuina yhdessä %
ALKAA
OLETUSasetukset
AJASTIN[].prn = VCC; % tämä hoitaa d-ff nollaukset %
AJASTIN[].clrn = VCC;
END DEFAULT;
AJASTIN[].d = AJASTIN[].q + H"1";
END;
Linkit