TopoR

TopoR (lyhenne sanoista Topological Router) on tietokoneavusteinen suunnittelu (CAD) -järjestelmä, joka on suunniteltu muissa järjestelmissä aiemmin valmistettujen painettujen piirilevyjen jäljittämiseen Delta Design -formaatissa (vienti FST-muotoon), P-CAD ASCII PCB, PADS ASCII PCB, DSN [1] ja muut. Sitä kehittää venäläinen Eremex -yhtiö .

Historia

Työn alku joustavan [2] topologisen reitittimen luomiseksi juontaa juurensa vuoteen 1988 , jolloin kävi selväksi, että perinteiset reititysmenetelmät - säännöllinen ja epäsäännöllinen verkko (katso grid-pohjainen reititin ja muotopohjainen reititin ), johtimien peräkkäinen asennus niiden geometrian vahvistaminen - käyttivät mahdollisuudet sen kehittämiseen. Joustava reititysmenetelmä eroaa muista menetelmistä siinä, että kunkin asetetun reitin jäykkää kiinnitystä ei ole, mikä usein luo täysin kohtuuttomia esteitä muille vielä rakentamattomille reiteille.

Vuonna 2001 julkaistiin ensimmäinen versio topologisesta reitittimestä Windowsille , nimeltään TopoR (Topological Router). Tämä ohjelma on jo jäljittänyt paitsi kaksipuoliset, myös monikerroksiset painetut piirilevyt.

Ominaisuudet

TopoR CADilla on mahdollisuus 100 %:n automaattiseen piirilevyjen reitittämiseen ilman kehittäjän asettamia pakollisia rajoituksia.

Autorouting tehdään näin:

1. Samanaikaisesti useita topologiavaihtoehtoja on asetettu 100-prosenttisella jäljityksellä, mikä rikkoo kehittäjän asettamia rajoituksia;
2. Jokainen vaihtoehto reititetään uudelleen rinnakkain, jotta voidaan eliminoida kehittäjän mahdollisen rajoitteen rikkominen johtimien asettamisen jälkeen;
3. Jokainen vaihtoehto reititetään uudelleen rinnakkain topologian optimoimiseksi tai johtimien kokonaispituuden pienentämiseksi samanaikaisesti läpivientien kokonaismäärän kanssa. [3] Vaihtoehdot, jotka menettävät kaikki parametrit (johtimien kokonaispituus, läpivientien lukumäärä), poistetaan.
4. Optimointiprosessin pysäyttäminen käyttäjän toimesta. Koska piirilevyn optimointi voi tapahtua loputtomiin, käyttäjä päättää itse, missä vaiheessa piirilevyn optimointi lopetetaan jo vastaanotettujen piirilevytopologioiden tietotaulukon tietojen perusteella. Suositus: älä lopeta optimointiprosessia ennen kuin yhden topologian 6-8 uudelleenreititys.
5. Topologian prioriteetin valinta kehittäjälle riippuen johtimien pituudesta ja siirtymien määrästä [4] . Tyypillisesti valittavana on 6-8 topologiavaihtoehtoa.
6. Valittuaan optimaalisen topologian kehittäjä poistaa usein jäljellä olevat kehittäjän asettamien rajoitusten rikkomukset (jos sellaisia ​​on) käyttämällä TopoR-työkalupakkia ilman ongelmia.

Usein kehittäjän automaattisen reitityksen jälkeen asettamien rajoitusten rikkomiset johtuvat riittämättömistä komponenttien välisistä välyksistä.

Muut automaattiset reititysohjelmat luovat johdot itsenäisesti kehittäjän asettamien rajoitusten mukaisesti. Kehittäjä hallitsee tulosta. Korjaa tarvittaessa tehtävän alkuparametrit ja toistaa jäljityksen. Korjaus sisältää komponenttien sijainnin muuttamisen, verkkojen manuaalisen esipiirtämisen jne. TopoR:ssa automaattisessa reitityksessä korjaus tapahtuu olemassa olevan topologian kanssa, joka rikkoo rajoituksia, eikä uudelleenreititystä tarvita. Tämä lähestymistapa on visuaalisempi ja vaatii vähemmän aikaa, koska kehittäjä siirtää vuorovaikutteisesti komponentteja, johtoja, läpivientejä ja korjaa rikkomuksia.

Rinnakkaisoptimoinnin avulla voit käyttää hajautettua laskentamekanismia jäljityksen nopeuden lisäämiseen.

Kytkentöjen automaattinen topologinen jäljitys suoritetaan mielivaltaisiin suuntiin, ei rajoitettu 90º ja 45º kulmiin, se voidaan suorittaa polylineillä tai jopa kaarilla.

Ensisijaisten reitityssuuntien puuttuminen ja kyky käyttää asennustilan resursseja automaattisesti lisäämään aukkoja voivat vähentää sähkömagneettisen ylikuulumisen tasoa ja parantaa piirilevyn signaalien eheyttä vähentämällä loiskytkentää johtimien välillä [4].

Käyttäjällä on mahdollisuus valita kahdesta menetelmästä johtimen muodon laskemiseksi: ilman ympyräkaarien käyttöä ja käyttämällä. Ensimmäinen menetelmä sisältää johtimen asettamisen katkoviivoilla. Toisessa menetelmässä johdin kiertää esteitä ympyränkaareja pitkin tarvittavalla välyksellä, ja kaaresta toiseen kulkee suoria viivasegmenttejä pitkin.

Toporissa on automaattinen komponenttien sijoittelu . Menettelyä voidaan soveltaa sekä kaikkiin levyn komponentteihin että tietyn ikkunan komponentteihin. Se ei tietenkään voi vastata manuaalisen sijoituksen laatua. Sitä voidaan kuitenkin käyttää alkuperäisen sijoituksen hankkimiseen myöhempää manuaalista sijoitusta varten.

TopoR:ssa on mahdollista asettaa kullekin ketjulle pienin sallittu ja haluttu välys. Järjestelmä pienentää automaattisesti johtimen leveyttä, kun se lähestyy kontaktia, jonka leveys on pienempi (tai kosketinhalkaisija pienempi kuin johtimen leveys) ja kulkiessaan kapeiden tilojen läpi (esimerkiksi komponentin koskettimien välillä).

Kuten monissa EDA-laitteissa, johtimien liitokset on mahdollista tasoittaa pisaramuotoisesti kosketintyynyillä (ns. kyynelpisarat).

• Johtimen kutistuminen kosketinta lähestyttäessä

• Reititys komponentin BGA-alueella

• Esimerkki yksikerroksisesta piirilevystä

Kritiikki

TopoR:ia voidaan toistaiseksi käyttää sekä erikseen että osana Delta Design -elektroniikan kokonaisvaltaista CAD-järjestelmää. Mutta ylikuulumisen analysoimiseksi tarvittaessa sinun on käytettävä kolmannen osapuolen ohjelmia.

Kun käytät Altium Designer CAD:ia verkkolistan valmistukseen ja komponenttipakettien luomiseen, suunnittelija siirtää levysuunnittelun saumattomasti TopoR CADiin ja päinvastoin. Portin vaihtoa ei ole toteutettu.

Muistiinpanot

1. ↑ P. N. Latyshev . CAD-luettelo 2011-2012 Ohjelmat ja valmistajat - M .: Solon-Press, 2011, 600 s.
2. ↑ Bazilevich R.P. Elektronisten laitteiden suunnittelun automatisoidun menetelmän hajoamis- ja topologiset menetelmät. - Lvov.: Vishcha shkola, 1981. 168 s.
3. ↑ Uvarov A.S.  PCB-suunnittelu: 8 parasta ohjelmaa. - DMK Press, 2006, ISBN 5-94074-089-8 , 288 s.
4. ↑ Karabran V. M., Zyrin I. D. Menetelmät johtimien välisen parasiittisen kytkennän vähentämiseksi - TEMS No. 3, 2013. 68-77s.

Linkit

• Virallinen verkkosivusto Arkistoitu 4. kesäkuuta 2012 Wayback Machinessa
• Polubasov Oleg B. Topologisen reitittimen CAD-järjestelmän reitityskäsitteet  (englanti)  // OnBoard Technology : Journal. - 2011. - toukokuu ( osa 2011 ). - s. 11-15 . Arkistoitu alkuperäisestä 21. tammikuuta 2012.
• Andrew A. Lysenko, Sergey J. Luzin. Synkronointiviiveet signaalinsiirtolinjoissa  (uusi)  // OnBoard Technology. - 2011. - syyskuu ( osa 2011 ). - S. 14-17 . Arkistoitu alkuperäisestä 7. marraskuuta 2011.
• Sergei Popov, Iurii Popov. Nopeuta ja paranna PCB-reititystä  //  EDN- verkko :lehti. - 2013 - 5. joulukuuta. Arkistoitu alkuperäisestä 24. syyskuuta 2017.